Comparação dos roadmaps das 3 principais foundries
- As três principais foundries, como Intel, Samsung e TSMC, começaram a divulgar partes importantes de seus roadmaps para as próximas gerações de tecnologia de chips
- As três planejam continuar o escalonamento de transistores até a faixa de 18/16/14 angstroms, com possível transição de nanosheet e forksheet FET para complementary FET (CFET)
- IA/ML e a explosão de dados estão se tornando os principais motores
- Há uma tendência de usar arrays de elementos de processamento com alta redundância e homogeneidade para melhorar o rendimento
- Também está crescendo a adoção de substratos em configuração 2.5D com dezenas ou centenas de chiplets montados
- As três também estão desenvolvendo 3D-IC completo e devem oferecer opções heterogêneas com lógica empilhada sobre lógica e montada em substrato, chamadas de 3.5D ou 5.5D
Tendência acelerada de design em massa personalizado
- Lançar no mercado projetos especializados por domínio muito mais rapidamente do que no passado é essencial para garantir competitividade
- Para isso, são necessárias mudanças fundamentais na forma de projetar chips, fabricar e empacotar
- Isso exige padrões, formas inovadoras de interconexão e colaboração entre várias áreas de engenharia
- Essa abordagem, chamada de "design em massa personalizado", representa a próxima etapa da Lei de Moore
Desafios para fazer chiplets heterogêneos funcionarem juntos
- O primeiro desafio é conectar chiplets heterogêneos de forma previsível
- O foco está no desenvolvimento dos padrões Universal Chiplet Interconnect Express(UCIe) e Bunch of Wires(BoW)
- Essa conectividade é uma exigência importante para as três empresas, mas ao mesmo tempo é uma de suas maiores diferenças
- Intel usa o Embedded Multi-Die Interconnect Bridge (EMIB)
- Desenvolve chiplets com funções limitadas de acordo com as especificações, em uma abordagem baseada em soquete
- Fornece kits de design para montagem de pacotes
- Samsung usa uma ponte embutida chamada de 2.3D ou I-Cube ETM
- Conecta subsistemas à ponte para aumentar a velocidade de operação
- Está formando mini consórcios voltados a mercados específicos
- Anunciou sua própria linguagem de tecnologia de sistemas, chamada 3DCODE
- TSMC está experimentando várias opções
- Oferece diversas opções de empacotamento, como ponte com RDL e sem RDL, fan-out, 2.5D chip-on-wafer-on-substrate(CoWoS) e System On Integrated Chips (SoIC)
- Introduziu a nova linguagem 3Dblox, oferecendo um framework de design de nível superior que combina componentes físicos e de conectividade
Roadmap de tecnologia de processo
- A Samsung deve introduzir o processo SF1.4 de 14 angstroms por volta de 2027 (aparentemente vai pular 18/16 angstroms)
- Apresentou um roadmap com dies de 2nm (SF2) empilhados sobre dies de 4nm (SF4X) e depois montados sobre outro substrato
- A partir de 2027, planeja empilhar SF1.4 sobre SF2P
- A Intel planeja introduzir o processo 18A neste ano e o processo 14A alguns anos depois
- A Intel pretende usar o Foveros Direct 3D para empilhar lógica sobre lógica
- A TSMC deve adicionar o processo A16 em 2027
- O CoWoS já está sendo usado no empacotamento avançado de chips de IA da NVIDIA e da AMD
- A tecnologia SoIC tem como objetivo empilhar memória sobre lógica e também integrar outros elementos, como sensores
Outras tecnologias inovadoras
- A Samsung anunciou um plano de HBM personalizado, no qual pilhas 3D de DRAM são empacotadas sob uma camada lógica configurável
- A Intel está desenvolvendo a tecnologia PowerVia, que fornece energia pela parte traseira do chip para resolver problemas de alimentação à medida que a densidade de transistores aumenta
- TSMC e Samsung também estão desenvolvendo tecnologia de alimentação traseira
- A Intel anunciou planos para adotar substratos de vidro, que têm como vantagens maior planaridade e menos defeitos
- TSMC e Samsung também estão desenvolvendo tecnologia de substrato de vidro
A importância do ecossistema
- A capacidade da foundry de construir um ecossistema está se tornando extremamente importante
- Isso porque a indústria de semicondutores ficou complexa demais para que uma única empresa consiga fazer tudo
- No entanto, à medida que o número de processos continua aumentando, será cada vez mais difícil para as empresas de EDA dar suporte a todas as mudanças e melhorias
Conclusão
- Os problemas da cadeia de suprimentos de semicondutores e a situação geopolítica estão aumentando a necessidade de reestruturar a manufatura nos Estados Unidos e na Europa
- O centro da competição é a "capacidade de fornecer soluções rápidas e eficientes"
- A competição entre foundries está ficando mais complexa, e métricas simples de comparação já não são mais válidas
Ainda não há comentários.