- Essa escassez não é causada por falta de silício, mas pela falta de capacidade de empacotamento avançado usada para interligar o silício, algo importante na montagem de chips
- Mark Liu, presidente da TSMC, afirmou que a empresa consegue atender apenas cerca de 80% da demanda por sua tecnologia de empacotamento "chip-on-wafer-on-substrate (CoWoS)"
- A tecnologia de empacotamento CoWoS é usada atualmente nos chips mais avançados do mercado, especialmente naqueles que dependem de memória de alta largura de banda (HBM), ideal para cargas de trabalho de IA
- Essa escassez afeta as GPUs topo de linha da Nvidia, A100 e H100, além da futura série de aceleradores Instinct MI300 da AMD, que usa a tecnologia de empacotamento CoWoS
- Recentemente, a TSMC anunciou planos para expandir sua capacidade de empacotamento avançado por meio de uma instalação de US$ 3 bilhões em Taiwan
- Quando a capacidade adicional de CoWoS entrar em operação, espera-se que a escassez de chips diminua, algo previsto para acontecer em cerca de um ano e meio
- A Samsung usa outras tecnologias de empacotamento, como I-Cube e H-Cube para empacotamento 2.5D, e X-Cube para empacotamento 3D
- A Intel também empacota vários chiplets nas placas GPU Max Ponte Vecchio, mas não depende da tecnologia CoWoS
- A Chipzilla desenvolveu internamente uma tecnologia avançada de empacotamento chamada embedded multi-die interconnect bridge (EMIB) para 2.5D
1 comentários
Opinião do Hacker News