TSMC revela tecnologia de processo de 1,6 nm com fornecimento de energia pela face traseira

• A TSMC anunciou sua tecnologia de processo de ponta na classe de 1,6 nm. Trata-se do primeiro processo de produção em massa na era angstrom, prometendo um grande salto de desempenho em relação à geração anterior, a N2P. A inovação mais importante deve ser a BSPDN (Backside Power Delivery Network).

Principais características do processo de 1,6 nm da TSMC

• Assim como no nó de 2 nm, usa transistores nanosheet GAA (Gate-All-Around)
• Introduz a tecnologia de fornecimento de energia pela face traseira Super Power Rail
• Com as inovações em transistores e BSPDN, é possível obter até 10% mais clock na mesma tensão em relação ao N2P, ou consumo de energia 15% a 20% menor no mesmo clock/complexidade
• Dependendo do projeto real, é possível alcançar densidade de transistores 7% a 10% maior em relação ao N2P

Características do SPR (Super Power Rail)

• Tecnologia BSPDN sofisticada, otimizada para processadores de AI/HPC
• Conecta-se ao source/drain dos transistores com contatos especiais para reduzir a resistência e alcançar desempenho/eficiência máximos
• Uma das formas de implementação de BSPDN mais complexas do que o Power Via da Intel

Estratégia de processo da TSMC

• Como a adoção de BSPDN eleva bastante o custo do processo, ela não será aplicada ao N2P/N2X
• A empresa monta um portfólio em que o nó de 2 nm com GAA e o nó de 1,6 nm com GAA+SPR não competem diretamente entre si, diferenciando suas vantagens

Cronograma de produção em massa

• A produção em massa do A16 está prevista para começar no segundo semestre de 2026. Os produtos reais devem chegar em 2027
• Espera-se uma disputa competitiva com o nó 14A da Intel

Opinião do GN⁺

• O processo de 1,6 nm parece focar em melhorar desempenho/eficiência por meio da tecnologia de fornecimento de energia pela face traseira, além do aumento de densidade de transistores. Em especial, é uma tecnologia otimizada para categorias de produtos em que alto desempenho e baixo consumo são cruciais, como processadores de AI/HPC.
• No entanto, espera-se que o custo do processo suba bastante devido à implementação complexa da BSPDN. Com isso, a TSMC parece adotar uma estratégia de diferenciar os nós de 2 nm e 1,6 nm para apresentar um portfólio alinhado às necessidades dos clientes.
• Como a Intel também pretende introduzir o nó 14A em período semelhante, a disputa pela liderança deve ficar mais acirrada. A velocidade de inovação tecnológica das duas empresas e a expansão da capacidade de produção devem ser variáveis importantes para garantir a liderança de mercado.
• Ainda assim, quanto mais avançado o processo, maior o risco de atrasos no desenvolvimento, e como adiamentos de cronograma têm sido frequentes, parece prudente acompanhar com mais atenção o momento real da produção em massa. O rendimento inicial e a garantia de capacidade produtiva também serão pontos-chave.

[GN⁺]

Opiniões do Hacker News

• O processo de 1,6 nm da TSMC parece que alcançará um nível de densidade de transistores de 230 MTr/mm2 até 2026. Atualmente, a TSMC já está muito à frente da Samsung (150 MTr/mm2) e da Intel (123 MTr/mm2), com 197 MTr/mm2.
• A medição em nm tem sido guiada pelo marketing, então seu significado está ficando cada vez mais nebuloso.
• Este anúncio da TSMC parece ser uma resposta ao processo 18A da Intel previsto para 2026.
• Backside Power Delivery:
  • Refere-se a uma mudança na forma de fornecer energia ao CPU.
  • Antes, a energia era fornecida pelos pinos na parte inferior do CPU, mas especula-se que o novo método fornecerá energia pela parte superior do CPU, onde fica o dissipador de calor.
• Como o processo A16 da TSMC é para 2027, enquanto o Intel 18A está previsto para entrar em operação de forma mais ampla a partir de 2026, isso pode ser desfavorável para a TSMC. Isso pode criar uma oportunidade para empresas fabless experimentarem os serviços de foundry da Intel.
• Como tema relacionado, é recomendado o livro Chip War. Dizem que ele reúne de forma bem condensada uma narrativa baseada em fatos.
• Na mesma complexidade/velocidade do N2, a redução de 15~20% no consumo de energia parece ser a parte mais impressionante deste anúncio.
• Nos produtos da Apple, isso deve ser aplicado por volta deste Natal, enquanto em produtos de outras empresas provavelmente só deve aparecer no fim da década de 2030.
• É interessante ver que, assim como passamos a usar o verso da PCB, os semicondutores também estão começando a aproveitar o lado traseiro.