IBM revela tecnologia de chip de 0,7 nm, abaixo de 1 nm
(newsroom.ibm.com)- À medida que a indústria de semicondutores se aproxima dos limites físicos do escalonamento tradicional, a IBM revelou a primeira tecnologia de chip do mundo baseada em um nó de 0,7 nm·7 angstroms, abaixo de 1 nm
- Integrando cerca de 100 bilhões de transistores em um chip do tamanho de uma unha, a meta é alcançar quase o dobro da densidade em relação ao chip de 2 nm da IBM apresentado em 2021
- A estrutura central, nanostack, empilha transistores verticalmente e os organiza de forma alternada, permitindo integração sequencial em 3D e a otimização da combinação de materiais por camada
- Os resultados técnicos divulgados projetam até 50% de ganho de desempenho ou 70% de melhora em eficiência energética em comparação com o nó de 2 nm da IBM, e um estudo da VLSI 2026 também confirmou escalonamento de 40% em SRAM
- A IBM vê o ponto mais cedo de adoção do nanostack nos nós abaixo de 1 nm e espera um caminho para produção possivelmente nos próximos 5 anos, além de um roadmap de escalonamento de semicondutores por pelo menos 10 anos
Nó de 0,7 nm e densidade de integração
- Em 25 de junho de 2026, a IBM revelou a primeira tecnologia de chip abaixo de 1 nanômetro do mundo, e a nova arquitetura de transistor corresponde a um nó de 0,7 nm ou 7 angstroms
- O novo chip acomoda quase 100 bilhões de transistores em uma área do tamanho de uma unha
- Isso representa quase o dobro da densidade em relação ao chip de 2 nm que a IBM apresentou em 2021
- Os semicondutores são uma tecnologia fundamental usada em computação, eletrônicos de consumo, dispositivos de comunicação, sistemas de transporte e infraestrutura crítica
- Segundo os resultados técnicos divulgados, espera-se que o novo chip ofereça até 50% mais desempenho ou 70% mais eficiência energética em comparação com os chips de nó de 2 nm da IBM
- As aplicações sugeridas incluem IA generativa, infraestrutura de nuvem e dispositivos eletrônicos de próxima geração
- Esses números se baseiam nos resultados de “NanoStack Transistor Architecture for CMOS 7A Node and Beyond”, da VLSI 2025
Estrutura de transistor 3D nanostack
- Os pesquisadores da IBM desenvolveram uma arquitetura de transistor chamada nanostack para o novo chip
- Essa estrutura é descrita como o primeiro projeto baseado em nanofolhas tridimensionais conhecido pela indústria
- Ela é apresentada como uma evolução além da tecnologia nanofolha, uma arquitetura avançada anterior inventada pela IBM
- Os transistores são empilhados verticalmente e posicionados de forma alternada
- Ao aproveitar a integração sequencial em 3D, é possível colocar mais transistores em um único chip
- Em cada camada empilhada, podem ser usadas diferentes combinações de materiais
- Isso permite otimizar de forma independente o desempenho e a eficiência energética de cada transistor
Validação experimental e escalonamento de SRAM
- A IBM afirma que a arquitetura nanostack pode ser fabricada fisicamente e dá suporte a operações reais
- A validação experimental inclui os seguintes resultados
- Junção dielétrica ultrafina em integração CMOS
- Demonstração de funcionalidade de engenharia de canal duplo
- Operação de inversor CMOS funcional com o desempenho de comutação esperado
- Um novo estudo apresentado na VLSI 2026 mostrou que a arquitetura nanostack oferece 40% de escalonamento em SRAM
- O resultado se baseia em “Area and Performance of Staggered-Channel Nanostack SRAM Bitcells”
- Isso pode levar a projetos de chips mais eficientes e dar suporte à demanda por dados de alta largura de banda em cargas de trabalho avançadas de IA
Escalonamento em nível de angstrom e roadmap
- A IBM considera que, por meio da estrutura nanostack, a tecnologia lógica pode pela primeira vez se expandir abaixo do nó de 1 nm
- Isso é avaliado como um avanço no escalonamento em nível de angstrom, que se aproxima do tamanho de átomos individuais
- Embora os nós de transistor hoje sejam usados mais para indicar gerações de tecnologia de fabricação do que dimensões físicas exatas, a tecnologia de 0,7 nm da IBM mostra a possibilidade de continuidade do escalonamento
- O roadmap de semicondutores da IBM projeta pelo menos 10 anos de escalonamento futuro com base na nova arquitetura nanostack
Instalações de pesquisa, High NA EUV e perspectiva de produção
- A IBM e seus parceiros realizaram o trabalho relacionado em uma instalação avançada de pesquisa em semicondutores em Albany, no estado de Nova York
- Está previsto que a instalação receba futuramente equipamentos de litografia High NA EUV
- Desenvolvida pela ASML, essa tecnologia permite a impressão de circuitos de altíssima precisão e apoia a fabricação de chips menores e mais poderosos
- IBM, Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions vêm desenvolvendo em conjunto novos processos e ferramentas de High NA EUV e já produziram dispositivos funcionais
- A IBM também anunciou recentemente o plano de criar a primeira foundry quântica pura do mundo, a Anderon
- A Anderon deve operar como uma empresa independente da IBM
- O objetivo é usar a expertise da IBM em computação quântica e semicondutores para ajudar os EUA a fabricar a maior parte dos wafers quânticos do mundo
- A IBM espera que o ponto mais cedo de adoção da tecnologia nanostack seja em nós abaixo de 1 nm e vê um caminho que pode levar à produção já nos próximos 5 anos
1 comentários
Comentários do Hacker News
Parece seguir a tradição de continuar fazendo alegações de dimensões físicas do tipo “a tecnologia lógica pode, pela primeira vez, escalar para abaixo do nó de 1 nm”, apesar de isso não ter relação com o tamanho real das estruturas dentro do chip
O que de fato foi apresentado é uma “nanostack architecture” feita com tamanho de característica de cerca de 5 nm, e a IBM basicamente diz que isso equivaleria a um chip hipotético real de menos de 1 nm
O resultado em si é impressionante, mas parece haver marketeiros demais na indústria
Em silício, o comprimento de gate de um FET tem como limite inferior algo em torno de 10~15 nm, e os processos atuais de fabricação CMOS ainda não chegaram a esse limite
Para fazer transistores menores, seria preciso migrar para outros materiais semicondutores
A espessura vertical de várias camadas pode ser de alguns nm ou menos de 1 nm, mas isso não é diretamente importante para a densidade do circuito
O chamado tamanho do nó se refere à dimensão horizontal, não à vertical, e dimensões verticais em torno de 1 nm já eram possíveis décadas atrás, pois dependem da taxa e do tempo de crescimento
A indústria deveria ter parado de usar a palavra “tamanho” há décadas e passado a expressar processos CMOS em termos de densidade, como número de portas lógicas por mm²
Mas, se colocassem os números reais, o marketing teria mais dificuldade para dizer que um processo “1 nm” é melhor que o processo “2 nm” de outra empresa
É uma métrica de densidade comparável aos nós de 28 nm por volta de 2010~2011 e aos transistores planares anteriores, e um nó de “0,7 nm” quer dizer a mesma densidade de transistores que um nó padrão de transistor planar reduzido até 0,7 nm
Infelizmente, é assim que a indústria de semicondutores funciona hoje
Só que, em vez de o tamanho real das características ficar perto de 1 nm, essa densidade seria alcançada com uma estrutura 3D por empilhamento
Toda afirmação precisa ser filtrada até certo ponto
Para deixar claro, isso não significa que alguma parte do die realmente tenha 0,7 nm
Está mais para algo como o dobro da densidade da geração anterior de nó, e a indústria basicamente decidiu continuar usando “nanômetro” mesmo depois de separar o nome do nó do tamanho real do transistor, o que já aconteceu há anos
A Geração Alpha nasceu depois disso, e no entorno disso também entram parte da Geração Z e a Geração Beta
Como referência, há um texto com mais de 7.000 palavras sobre essa tecnologia
https://morethanmoore.substack.com/p/ibms-announces-07nm-pro...
Vale lembrar que a IBM pagou US$ 1,5 bilhão para que a GlobalFoundries ficasse com suas fábricas e sua divisão de serviços de design
Não foi a GF que pagou à IBM; foi a IBM que pagou à GF para transferir as fábricas
https://www.reuters.com/article/technology/ibm-to-pay-global...
Resta ver como isso vai se desenrolar
O mais surpreendente é que a IBM ainda consiga manter de alguma forma um laboratório de silício
Eu achava que ela já tinha virado praticamente uma empresa de consultoria
Pelo menos parte disso provavelmente serve ao objetivo de “Trusted Foundry”, para garantir uma base de fabricação de chips em solo americano para uso militar
Segundo reportagem do NYT, a IBM opera laboratórios de P&D e licencia as tecnologias desenvolvidas para empresas que realmente fabricam chips
É uma das maiores organizações de pesquisa industrial do mundo e faz mais pesquisa em ciências duras do que quase qualquer outra empresa
Em uma das imagens está escrito “15 fileiras de átomos de silício”
Existe um limite para o quão pequeno isso pode ficar? Um átomo é o fim da linha?
A Lei de Moore tem limites físicos e moleculares?
Na verdade, já faz bastante tempo
Se você fizer o gate de um transistor pequeno e fino o bastante, os efeitos quânticos começam a dominar
Elétrons passam a tunelar aleatoriamente para dentro e para fora do gate, fazendo o transistor conduzir mesmo quando não deveria
Não lembro o número exato, mas estamos falando de algo na escala de poucos átomos de largura
E, pelo que sabemos, não há exatamente uma forma de evitar isso
Nessa escala, elétrons não são apenas objetos físicos simples, então você não consegue simplesmente excluí-los de um certo volume do espaço
A função de onda do elétron permite que ele apareça onde quiser dentro da nuvem de probabilidade, e para bloqueá-lo é preciso que a junção isolante seja mais espessa do que essa nuvem de probabilidade
https://en.wikipedia.org/wiki/Landauer%27s_principle
Mas usar átomos individuais ocasionalmente como elementos de computação é algo até plausível em certo grau
E ir além disso, projetando um processador de plasma de quarks e glúons? Eu gostaria de ver esse episódio de Star Trek
Dá para imaginar isso, mas, para chegarmos a esse nível, a distância é comparável à de um macaco batendo pedras numa caverna até alguém fabricando um iPhone
Como esse tipo de estrutura 3D escala do ponto de vista de rendimento?
Pensando de forma ingênua, parece que adicionar camadas verticais afetaria o rendimento de forma exponencial, então fico me perguntando se isso será comercialmente viável num futuro próximo
Como a IBM vai comercializar isso?
Vai licenciar para fabs?
A IBM faz isso há anos por meio de transferência de tecnologia, contratos de licenciamento, suporte e outras formas
Rapidus, Samsung, GlobalFoundries, ST, SMIC e AMD usaram resultados de P&D da IBM em vários momentos, em vários nós e produtos
O ecossistema de semicondutores de ponta parece uma grande massa toda interligada, e a IBM está bem no fundo dela
Se você comprar equipamentos da ASML para fabricar produtos com esse processo, provavelmente vai pagar à IBM pelo conhecimento e suporte para fazer isso funcionar de verdade, ou dar uma parte da receita, ou fechar algum acordo adequado à situação
É melhor para a própria IBM se toda a indústria conseguir inovar nas tecnologias ao redor
Por exemplo, se várias empresas de tecnologia de processo conseguirem fabricar isso com mais eficiência de custo, isso também ajuda a IBM
Ou seja, por meio de licenciamento ou de processos judiciais
Sempre ouço falar que a IBM faz chips impressionantes assim, mas quase nunca vejo lugares usando chips da IBM na prática
O que eles fazem com isso?
Por exemplo, todo o sistema de gerenciamento de estoque da Costco roda em IBM i, ou seja, em POWER
Dá para ver aquelas telas clássicas de terminal espalhadas pelas lojas
Bancos também usam z e i em grande quantidade
Esses sistemas quase sempre ficam dentro de datacenters, então você não os vê diretamente, mas você certamente interage com eles, só que há umas 50 microsserviços entre a UI e o sistema real de registros, então isso passa despercebido
Depois disso não trabalhei mais com esse tipo de equipamento, então não sei como está a situação hoje
Há dois grandes problemas
Muitas empresas parecem fazer isso
Só porque algo está fora da área de especialidade de alguém não quer dizer automaticamente que seja besteira