Nova placa de microcontrolador de US$ 5 Raspberry Pi Pico 2 já está à venda

 (raspberrypi.com)
4 pontos por GN⁺ 2024-08-09 | 3 comentários | Compartilhar no WhatsApp

  • Lançamento do Raspberry Pi Pico 2

    • O Raspberry Pi Pico 2 foi lançado com base no novo microcontrolador de alto desempenho e seguro RP2350
    • Oferece maior frequência de clock dos núcleos, o dobro de memória, núcleos Arm mais potentes, novos recursos de segurança e capacidades de interface aprimoradas
    • Mantém compatibilidade de hardware e software com a linha Pico existente, ao mesmo tempo em que melhora bastante o desempenho e os recursos
    • O preço é de US$ 5

  • RP2040: o microcontrolador dos engenheiros

    • Em janeiro de 2021, foram lançados o Pico original e o microcontrolador RP2040
    • Em três anos e meio, foram vendidos quase 4 milhões de unidades do Pico e do Pico W
    • O RP2040 é usado em várias placas de desenvolvimento de terceiros e produtos OEM
    • O RP2040 oferece dois núcleos rápidos de 32 bits, bastante RAM on-chip e interfaces flexíveis
    • Há várias demonstrações, como port de DOOM, port de PalmOS e cartucho de Commodore 64

  • Apresentando o RP2350

    • O RP2350 traz dois núcleos Arm Cortex-M33 de 150MHz, 520KB de SRAM on-chip e uma arquitetura de segurança abrangente
    • Suporta boot assinado, 8KB de memória OTP on-chip, acelerador SHA-256 e TRNG em hardware
    • Inclui fonte de alimentação on-chip do tipo switch mode e LDO de baixa corrente
    • Traz 12 máquinas de estado PIO atualizadas, o novo periférico HSTX para transferência de dados em alta velocidade e suporte a QSPI PSRAM externa
    • Há opções de encapsulamento QFN60 de 7×7mm e QFN80 de 10×10mm
    • O preço é um pouco mais alto que o do RP2040

  • Jogo de placas

    • O Pico 2 vem com 4MB de flash QSPI externa, oferecendo o dobro de memória em relação ao Pico original
    • O Pico 2 W, com recursos sem fio, também está previsto para ser lançado até o fim do ano

  • Software e documentação

    • Junto com o lançamento do Pico 2 e do RP2350, estão disponíveis versões atualizadas do Pico SDK e imagens de MicroPython e CircuitPython
    • Há trabalho em andamento para suporte à linguagem Rust
    • O RP2350 foi definido como plataforma de hardware de referência para o lançamento Trusted Firmware-M 2.1.0 LTS
    • Em parceria com o Google, o Pigweed SDK terá suporte nativo no Pico 2

  • Meta de segurança

    • O núcleo do modelo de segurança do RP2350 é o boot assinado
    • Implementações de segurança de boot de outros fornecedores muitas vezes são vulneráveis a ataques modernos de injeção de falhas
    • O RP2350 usa várias técnicas, incluindo detector rápido de glitches em hardware e um coprocessador redundante com patente em tramitação
    • Houve colaboração com NewAE e Hextree para auditar a arquitetura de segurança

  • Parceiros

    • Há colaboração com 4D Systems, Adafruit, Bus Pirate, Cytron, Hellbender, Ignys, Invector Labs, Melopero, NewAE, Pimoroni, Seeed, Solder Party, SparkFun, Switch Science, ThisIsNotRocketScience, Tiny Circuits, Wiznet e outros no desenvolvimento de vários produtos

  • Recursos adicionais

    • O RP2350 inclui dois núcleos open hardware Hazard3 RISC-V que podem ser usados no boot no lugar dos núcleos Cortex-M33
    • O Hazard3 é um processador altamente otimizado com pipeline de três estágios que implementa o conjunto de instruções RV32I

  • Créditos

    • O desenvolvimento do Pico 2 e do RP2350 é resultado de anos de esforço e foi concluído com sucesso graças à colaboração de vários parceiros e equipes

Resumo do GN⁺

  • O Raspberry Pi Pico 2 é uma nova placa de microcontrolador com grandes melhorias em desempenho e segurança
  • O RP2350 oferece núcleos mais rápidos, mais memória e recursos de segurança aprimorados
  • Vários produtos estão sendo desenvolvidos em colaboração com diversos parceiros, e também há suporte a núcleos RISC-V
  • O núcleo do modelo de segurança é o boot assinado, o que reforça a proteção do código
  • O Pico 2 é compatível com o Pico existente, e um modelo com recursos sem fio também está previsto

Leituras relacionadas

3 comentários

 
GN⁺ 2024-08-09
Comentários do Hacker News

  • Luke fornece contexto sobre a inclusão conjunta dos núcleos Hazard3 e M33

    • Menciona que não é possível comparar o tamanho dos dois núcleos
    • É muito provável que o tamanho final do die teria sido o mesmo mesmo sem o Hazard3
    • A lógica de células padrão pode ser compactada, e as restrições de projeto do pad ring fazem com que haja um pequeno arredondamento no tamanho do die
    • O tape-out foi concluído com uma taxa de utilização de células padrão muito alta, e remover o núcleo RISC-V provavelmente teria reduzido um pouco o estresse no layout final e na STA

  • Questiona por que ainda usam Micro USB

    • Esperava que na próxima versão usassem USB-C, mesmo com um pequeno custo adicional

  • Parece corrigir todas as reclamações sobre o RP2040

    • É possível escolher de forma transparente entre Cortex-M33 e RISC-V no boot

  • Pergunta se alguém conhece uma placa all-in-one para gerenciamento de bateria em dispositivos móveis pequenos

    • Já testou ESP32 e ficou surpreso por não haver no AliExpress placas prontas que lidem com carregamento de bateria via USB e alimentação do dispositivo ao mesmo tempo
    • Quer adicionar uma LiPo ao projeto e fazer com que funcione como um celular

  • Em comparação com o RP2040:

    • Pacote maior (60 ou 80 pinos)
    • Variante com 2 MB de flash no pacote
    • Secure boot e boot criptografado
    • Dois contextos de execução seguros
    • Gerador de números aleatórios
    • Acelerador SHA-256
    • 8 kB de OTP ROM (separados dos 32 kB de BOOTROM)
    • Transmissor serial de alta velocidade HSTX de 8 canais
    • 30->48 GPIO (18 adicionais na versão de 80 pinos)
    • 8->12 máquinas de estado PIO
    • 12->16 canais DMA
    • RISC-V e ARM (selecionável no boot, com seleção individual para cada núcleo)
    • Cortex-M0+->Cortex-M33 (não sabe o que isso significa na prática)
    • Clock do núcleo de 133->150 MHz

  • Comenta que dois núcleos Cortex-M33 (4.09 CoreMark/MHz) e dois núcleos RISC-V Hazard3 open source (3.81 CoreMark/MHz) são muito legais

  • Roda DOOM

    • Viu demos incríveis, como o port de DOOM do Graham Sanderson

  • Viu pessoas discutindo truques como traps de escrita e emulação para fazer RAM externa “funcionar” no RP2040

    • O datasheet do RP2350 afirma que a nova interface de memória QSPI oferece suporte a mapeamento de memória de leitura/escrita
    • Pergunta se seria possível simplesmente conectar PSRAM
    • Não é especialista em hardware, mas está muito curioso sobre o quanto isso melhoraria o desempenho

  • Surpreso que o chip tenha uma fonte de alimentação chaveada on-chip

    • Já montou isso em PCBs antes, e era preciso um indutor e vários componentes passivos de suporte
    • Pergunta como tudo isso cabe dentro do chip

  • Reza e torce para que o ADC tenha sido corrigido
 
bus710 2024-08-09

Para comentar um pouco mais sobre a parte final…
Especialmente com a adoção de memória flash nos MCUs, o gerenciamento de energia dentro do chip se tornou um elemento técnico ainda mais importante. Sem um bom gerenciamento de energia, os dados não chegam a ser gravados em cada célula a ponto de a retenção da flash ser mantida, e lembro que muitas fabricantes de chips sofreram bastante com isso.
Mas este novo produto diz ter até uma seção de alimentação em modo chaveado on-chip, então isso é ao mesmo tempo surpreendente e me deixa curioso sobre como eles conseguiram controlar o ruído gerado ali.
 
bus710 2024-08-09

Chapless => fabless