- Saiu do modo stealth e anunciou acesso antecipado à primeira plataforma ChipMaker do mundo
- Composabilidade 3D de chiplets para viabilizar dezenas de bilhões de novos produtos em silício
- Design de chips totalmente automatizado e sem código, baseado em chiplets
- Emulação interativa de chips baseada em RTL, sem instalação, com acesso via navegador
- Roadmap para reduzir em 100x o custo de desenvolvimento de chips
- Plataforma ChipMaker
- O custo tradicional de projeto de chips ultrapassa US$ 100 milhões, e uma equipe de especialistas leva de 2 a 3 anos do conceito à produção
- O design baseado em chiplets oferece uma solução poderosa para os problemas de tempo e custo dos ASICs customizados, ao esconder toda a complexidade do projeto de circuitos dentro de chiplets reutilizáveis e validados
- A empresa vai além de um catálogo de chiplets ao criar uma plataforma que possibilita o design, a verificação e a montagem automatizados de sistemas em package
- Em uma ferramenta baseada na web, usando FPGA em nuvem, é possível testar de forma rápida e precisa projetos customizados antes de encomendar o dispositivo real, implementando o código-fonte RTL de cada chiplet em um SoC personalizado
- eFabric Active Interposer
- As abordagens existentes de design de chiplets 2D/2.5D têm limitações fundamentais de largura de banda de shoreline, distância de fiação e flexibilidade
- Para resolver esses problemas, a empresa desenvolveu o eFabric, um interposer 3D em grade ativa que melhora a eficiência da comunicação die-to-die e a composabilidade
- O eFabric oferece suporte à integração de blocos de processamento altamente críticos usando chiplets eBrick com conexão 3D, e à integração de funções de IO off-package usando chiplets ioBrick baseados em UCIe com conexão 2D
- A arquitetura eFabric oferece níveis sem precedentes de desempenho e flexibilidade baseados em chiplets:
- Dezenas de bilhões de opções únicas de montagem de sistema em package
- 512Gb/s/mm de largura de banda de bisseção on-fabric
- 128Gb/s/mm de largura de banda 2D para chiplets
- 128Gb/s/mm2 de largura de banda 3D para chiplets
- eficiência energética de interconexão 3D de <0.1pJ/bit
- eBrick 3D Chiplets
- Foi definida uma especificação padrão completa, elétrica e mecânica, para chiplets 3D, com o objetivo de viabilizar composabilidade plug-and-play de chiplets
- A eficácia desses padrões foi demonstrada por meio do design de chiplets interoperáveis de 2mm x 2mm chamados eBricks:
- Processador dual-issue com quatro núcleos RISC-V e suporte a Linux
- FPGA embarcado com 5K LUT
- 3MB de SRAM - acelerador de machine learning de 3 TOPS
- Mercados-alvo e disponibilidade
- Os ASICs composáveis baseados em chiplets da Zero ASIC são ideais para diversas aplicações exigentes em energia e cadeia de suprimentos, como robótica, segurança automotiva, aeroespacial e defesa, comunicações 5G/6G, teste e medição, rádio definido por software, manufatura inteligente, diagnóstico médico e computação de alto desempenho
- A plataforma de design e emulação ChipMaker está disponível imediatamente em zeroasic.com
Ainda não há comentários.